Processos de Build Atualmente Suportados:
Nota: A infraestrutura ainda está em fase de implementação, alguns processadores podem estar em estado de erro devido a problemas na configuração da infraestrutura.
| Nome | Links | Extensões | Status | Log Completo |
|---|---|---|---|---|
| AUK-V-Aethia | Github | I | Log | |
| DarkRISCV | Github | I | Log | |
| DV-CPU-RV | Github | I | Log | |
| e203 | Github | I | Log | |
| Klessydra-F03 | Github | IA | Log | |
| Klessydra-T02 | Github | IA | Log | |
| Klessydra-T03 | Github | IA | Log | |
| Klessydra-T13 | Github | IA | Log | |
| Mriscv | Github | IM | Log | |
| neorv32-verilog | Github | I/EMACBUXZicntr | Log | |
| Pequeno Risco 5 | Github | I | Log | |
| RISC-V Steel | Github, Website | IZcsr | Log | |
| Risco 5 | Github, Website | I/E[M] | Log | |
| riskow | Github | I | Log | |
| RPU | Github | I | Log | |
| SERV | Github | I | Log | |
| TinyRiscv | Github | I | Log |
Frequência vs LUT4 na Placa FPGA Colorlight i9
